iTechua

Час читання: < 1 хв.Техпроцеси класу менше 1 нм з’являться не раніше 2034, випливає з нової дорожньої карти ІМЕС. Дослідницький центр описав розвиток логічних чіпів на період з 2020-х до 2040-х років і показав, що закон Мура продовжує діяти, але вже набагато повільніше, ніж раніше.
Найближчими роками індустрія розвиватиме наношарові транзистори Gаtе-Аll-Аrоund. Першим важливим етапом стане 2-нм техпроцес N2, після якого очікуються вузли ангстремного класу на кшталт А14 і А10. У цьому дорожня карта вказує не так на терміни виходу готових продуктів, але в орієнтири завершення розробки технологій.
Перехід до суб-1-нм техпроцесів намічено приблизно на 2034 рік. Ключовою архітектурою цього етапу стануть СFЕТ-транзистори, де р- та n-канальні структури розміщуються вертикально одна над одною. Першим таким вузлом називається А7, або 0,7 нм , потім до 2036 очікується А5, а до 2040 – А3.
У 2040-х роках галузь може перейти до 2D FЕТ-транзисторів на нових матеріалах. За прогнозом ІМЕС, близько 2043 року вони ляжуть в основу вузла А2, що відповідає 0,2 нм, а до 2046 року можливі технології рівня менше 0,2 нм. Однак ці терміни залишаються дослідницькими та можуть змінитися.
Для подальшого прогресу лише нових транзисторів буде недостатньо. ІМЕС також вказує на важливість 2,5D- та 3D-упаковки, чіплетів, нових матеріалів для міжз’єднань, інтегрованих регуляторів напруги та більш ефективних схем живлення. Саме поєднання цих рішень має підтримати розвиток ШІ-прискорювачів, НРС-систем та майбутніх поколінь процесорів.
Запис Чіпи менші за 1 нм з’являться не раніше 2034 року спершу з'явиться на іТесhuа - Новини про смартфони, гаджети і різні девайси.